PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-054091

(43)Date of publication of application: 26.02.2003

(51)Int.CI.

B41J 29/38

(21)Application number: 2002-147668

(71)Applicant:

CANON INC

(22)Date of filing:

22.05.2002

(72)Inventor:

KATSU TAKUJI

(30)Priority

Priority number: 2001172597

Priority date: 07.06.2001


Priority country: JP

(54) INK JET RECORDER AND ITS CONTROLLING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To solve a problem that a CPU transited to STOP mode in order to reduce power consumption can be restarted from the operating section of a printer but can not be designated to restart from a host computer.

SOLUTION: The ink jet recorder comprises an interface control section for controlling communication with a host computer, a CPU having a mode for waiting with low power consumption, and a clock control section for supplying a clock wherein the clock control section supplies a clock to the interface control section when the CPU makes a transition to STOP mode.



LEGAL STATUS

[Date of request for examination]

21.02.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-54091 (P2003-54091A)

(43)公開日 平成15年2月26日(2003.2.26)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

B41J 29/38

B41J 29/38

2 C 0 6 1 Z

D

審査請求 未請求 請求項の数10 OL (全 7 頁)

(21)出願番号

特願2002-147668(P2002-147668)

(22)出願日

平成14年5月22日(2002.5.22)

(31)優先権主張番号 特願2001-172597 (P2001-172597)

(32)優先日

平成13年6月7日(2001.6.7)

(33)優先権主張国

日本 (JP)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 勝 拓二

東京都大田区下丸子3丁目30番2号キヤノ

ン株式会社内

(74)代理人 100090538

弁理士 西山 恵三 (外1名)

Fターム(参考) 20061 AQ05 BB10 HH11 HK11 HK19


HN05 HN15 HQ20 HT03

(54) 【発明の名称】 インクジェット記録装置および該装置の制御方法

(57)【要約】

【課題】 低消費電力のためにSTOPモードに移行し ているCPUをブリンターの操作部からは再起動させる ことができるが、ホストコンピューターからの指示で再 起動させることができない。

【解決手段】 ホストコンピューターと通信を行うため のインターフェース制御部と低消費電力で待機するモー ドを有するCPUとクロックを供給するクロック制御部 とを有し、CPUがSTOPモードに移行する際に、ク ロック制御部はインターフェース制御部へクロックを供 給する。



【特許請求の範囲】

【請求項!】 ホストコンピューターと通信を行うためのインターフェース制御部と、動作モードとして低消費電力で待機するSTOPモードを有するCPUとを有するインクジェット記録装置であって、

1

所定の条件に応じて前記CPUから出力される前記STOPモードへの移行指示に従って、前記インターフェース制御部に対してのみクロック信号の供給を継続するよう制御するクロック制御部を有することを特徴とするインクジェット記録装置。

【請求項2】 前記CPUが前記STOPモードから移行する際、前記クロック制御部は前記CPUからの指示 に基づいて前記インターフェース制御部を含むすべての 回路ブロックに対してクロック信号の供給をおこなうよう制御することを特徴とする請求項1 に記載のインクジェット記録装置。

【請求項3】 前記CPUが前記STOPモードから移行する際、前記クロック制御部はスペクトラム拡散クロックジェネレーターから入力したクロック信号を前記CPUへの出力を所定時間ウエイトするウエイト回路を有 20 することを特徴とする請求項1もしくは2 に記載のインクジェット記録装置。

【請求項4】 前記クロック制御部は、クロック信号の出力を制御する出力制御レジスタを有し、前記CPUにリセット信号が入力され前記STOPモードが解除された場合、前記出力制御レジスタの初期化を行い少なくともCPUへの前記クロック信号の出力を許可する値を設定することを特徴とする請求項1に記載のインクジェット記録装置。

【請求項5】 前記条件は前記インターフェース制御部 30 が前記ホストコンピューターとの通信を所定の期間おこなわないことを特徴とする請求項1に記載のインクジェット記録装置。

【請求項6】 前記インクジェット記録装置は、前記ホストコンピューターから前記インターフェース制御部に電力供給を行うインターフェースを接続可能とし、前記条件は前記インターフェース制御部に前記電力供給が行われないことを特徴とする請求項1に記載のインクジェット記録装置。

【請求項7】 前記インターフェース制御部はUSBイ 40 れる。 ンターフェースを制御することを特徴とする請求項1も 【00 しくは5に記載のインクジェット記録装置。 おり、

【請求項8】 前記記録装置は記録へッドを用いて記録 動作をおこなうことを特徴とする請求項1に記載のイン クジェット記録装置。

【請求項9】 前記記録ヘッドはインクを吐出するためのエネルギーとして熱エネルギーを発生する電気熱変換体を含む複数の記録素子を有することを特徴とする請求項8 に記載のインクジェット記憶装置。

【請求項10】 ホストコンピューターと通信を行うた 50 のCPUを低消費電力モードで待機させる方法がある。

めのインターフェース制御部と動作モードとして低消費 電力で待機するSTOPモードを有するCPUとを有す るインクジェット記録装置の制御方法であって、

所定の条件に応じて前記CPUから前記STOPモードへの移行を指示する指示工程と、

前記移行の指示に基づいて前記インターフェース制御部 にのみクロック信号の供給を継続するクロック制御工程 とを有することを特徴とするインクジェット記録装置の 制御方法。

10 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、インターフェースを有するインクジェット記録装置について、複数の動作モードを有するCPUを含むロジック回路へクロック信号を供給するクロック制御回路を利用したインクジェット記録装置の低消費電力の制御方法に関するものであり、特にインターフェースとしてUSBインターフェースを用いたインクジェット記録装置の制御方法に適用可能なものである。

0 [0002]

【従来の技術】近年、パーソナルコンピュータの発展に伴い、インクジェット記録装置(プリンター)の技術も飛躍的に進化して来ている。プリンターは画像情報に基づいて記録用紙(用紙、OHP、布)上に画像を記録していくよう構成されている。その記録方式は記録へッドから被記録媒体にインクを吐出させて記録を行う方法である。長所は高精細な画像を高速で記録することができ、ランニングコスト、静粛性等、様々な点で他の記録方法よりも優れている点にある。

【0003】また、プリンターに接続されるコンピュータインターフェースも、従来のパラレルインターフェース(セントロニクス準拠)に加え、新たなシリアルバスUSB(Universal Serial Bus)が利用されるようになってきた。USBインターフェース(verl. 0)はフルスピードでは12Mbps、ロースピードでは1.5Mbpsの転送速度を持ち、その転送の方法の種類はアイソクロナス、インタラプト、コントロール、バルクの4種類がある。通常プリンターには通信時のエラー訂正機能があるバルク転送が用いらわる

【0004】また、プラグアンドプレイに完全対応しており、パソコンが立ち上がっている状態から機器を接続しても、再起動の必要がなく認識が行われる。信号は作動信号を用いたシリアル転送であり、D+, D-信号からなる

【0005】また、消費電力の低減を図る取り組みがなされている。例えば、プリンターが動作していない時はプリンターを制御するマイクロコンピューターを低消費電力状態にする。このために、マイクロコンピューターのORLAの影響である。との合格させるませがある。

例えば、CPUをHALTモードにすれば、CPUから 外部メモリ (ROMやRAM) へのアクセスを停止して 消費電力を低くすることができる。

【0006】また、CPUをSTOPモードにし、CPUを含め周辺回路へもクロックを停止させる方法がある。この方法はHALTモードよりもさらに消費電力を低くすることができる。これらの方法は例えばマスクのできない割り込み信号(例えばNMI信号)をプリンターの操作キーに割り当て、操作キーを押すことでプリンターを起動することができる。

[0007]

【発明が解決しようとする課題】しかしながら、CPUを含むプリンターのロジック回路において、HALTモードやSTOPモードを利用してCPUを停止させる方法では、再起動の行うためにはプリンターの操作パネルからの指示などにしか対応できない。従って、ユーザーがホストコンピューターから指示を出してプリンターを再起動させることはできない。

【0008】本発明は、以上のような状況に鑑みてなされたものであり、ホストコンピューターからの指示を出 20 してブリンターを再起動できるインクジェット記録装置及び装置の制御方法を提供することを目的とする。

[0009]

【課題を解決するための手段】上記課題を解決するために、本発明のインクジェット記録装置は、ホストコンピューターと通信を行うためのインターフェース制御部と、動作モードとして低消費電力で待機するSTOPモードを有するCPUとを有するインクジェット記録装置であって、所定の条件に応じて前記CPUから出力される前記STOPモードへの移行指示に従って、インター 30フェース制御部に対してのみクロック供給を継続するよう制御するクロック制御部を有することを特徴とするインクジェット記録装置である。

【0010】本発明の記録装置の制御方法は、ホストコンピューターと通信を行うためのインターフェース制御部と動作モードとして低消費電力で待機するSTOPモードを有するCPUとを有するインクジェット記録装置の制御方法であって、所定の条件に応じてCPUからSTOPモードへの移行を指示する指示工程と、移行の指示に基づいてインターフェース制御部にのみクロック供40給を継続するクロック制御工程とを有することを特徴とするインクジェット記録装置の制御方法である。

[0011]

【発明の実施の形態】

【実施例】図1は、本発明におけるインクジェット記録 装置(プリンター)の斜視図である。

【0012】1105は記録ヘッドであり、キャリッジ なお、クロック制御 1104上に搭載されてシャフト1103に沿って長手 信号の出力のオン/ 方向に往復運動可能となっている。記録ヘッドより吐出 あり、このレジスタ されたインクは、記録ヘッドと微小な間隔をおいて、ブ 50 可否が決定される。

ラテン1101に記録面を規制された被記録材1102 に到達し、その上に画像を形成する。

【0013】記録ヘッドには、フレキシブルケーブル119を介して画像データに応じて吐出信号が供給される。なお、1114はキャリッジ1104をシャフト1103に沿って走査させるためのキャリッジモーターである。1113はモーター1114の駆動力をキャリッジ1104に伝達するワイヤである。また、1118はブラテンローラー1101に結合して被記録材1102を搬送させるための搬送モーターである。このインクジェット記録装置はパソコンなどのホストコンピューターとUSBインターフェースで接続されており、パソコンから送られてくる画像データを受信する。

【0014】なお、記録ヘッドの解像度は600DPIである。との記録ヘッドは、インクジェット方式でブラック用は320本、カラー用は128本の記録素子が配列されている。記録素子は駆動部とノズルから構成されており、駆動部は、ヒーターによりインクに熱を与えるととが可能になっている。この熱によりインクは膜沸騰し、この膜沸騰による気泡の成長または収縮によって生じる圧力変化によって、ノズルからインクが吐出される。

【0015】図2は本発明の特徴を示したブロック構成図である。1はホストコンピューター(パソコン)であり、2はブリンターである。3はUSBインターフェースであり、これを利用してブリンター2はパソコン1から画像信号と指示信号を受ける。

【0016】USBインターフェース3はシリアル信号ライン(D+, D-)と5ボルトの電源ラインを有する。以下、この5ボルトの電源ラインをVbusと記載する。このVbusによってホストコンピューター1からプリンター2へ電源供給を行うことができる。シリアル信号ラインは、ASIC6のUSB制御部7に接続される。

【0017】プリンター2のロジック回路は、マイクロコンピューター12、ASIC6、ROM15、DRAM16、発振器30、SSCG31で構成されている。【0018】マイクロコンピューター12はASIC6に命令をセットしてASIC6を制御する。マイクロコンピューター12にはプログラムを実行するCPU13、割り込みコントローラやタイマーなどのCPU周辺(ベリフェラル)部14、クロック制御部11の3つの回路ブロックで構成されている。

【0019】このクロック制御部からUSB制御部へは48MHzのクロック信号が供給され、USB制御部以外の回路へは24MHzのクロック信号が供給される。なお、クロック制御部には各回路ブロックへのクロック信号の出力のオン/オフを制御する出力制御レジスタがあり、このレジスタの値によってクロック信号の出力の可否が決定される。

【0020】なお、マイクロコンピューター12にリセット信号が入力するとCPUはリセット状態となり、初期化プログラムを実行する。CPUはSTOPモードに移行している場合にはこのリセット信号でSTOPモードを解除される。出力制御レジスタは初期化レジスタの値によって初期化されるが、この初期化でCPUを含むすべての回路ブロックへ出力を許可される。これによってクロック制御部はすべての回路ブロックへクロック信号を供給する。

【0021】また、クロック制御部には発振安定ウエイト回路がある。との回路によってCPU13がSTOP状態から通常状態へモード移行する時、後述するSSCG31からのクロック信号が安定するまで約2mSecのウエイトを行った後に、CPU13へクロック信号を供給している。

【0022】ASIC6はUSB制御部7、ユーザーロジック部9、メモリ制御部10の3つの回路ブロックで構成されている。ユーザーロジック部9は記録ヘッド1105の吐出制御のための回路や、ホスト装置から送られてくる印刷データの加工を行う回路である。

【0023】発振器30は48MHzのクロック信号をクロック制御部11へ供給する。クロック制御部は48MHzのクロック信号を分周してスペクトラム拡散クロックジェネレーター(SSCG)31へ24MHzのクロック信号を供給する。SSCG31は、入力した24MHzのクロック信号に変調をかけて揺らいだ(周波数が変動する)クロック信号をクロック制御部11へ供給する。これにより、このロジック回路から放出される特定周波数の輻射強度を低減でき、EMI対策に有効である。

【0024】ROM15はCPU13が実行するプログラムを格納しており、CPU13及びASIC6の一時的な作業領域としてのメモリ空間を有するDRAM16がある。

【0025】レギュレーター20は電源回路21から電力供給をうけて、マイクロコンピューター12やASIC6へ供給する2.5ボルトの電圧や3.3ボルトの電圧を生成する。以下、2.5ボルトの電圧を2.5V、3.3ボルトの電圧を3.3Vと記載する。マイクロコンピューター及びASICは2.5Vで動き、マイクロ 40コンピューター及びASICの入出力部(外部とアクセスするための入力ポート及び出力ポート)とROM15、DRAM16は3.3Vで動く。なお、キャリッジモーターや搬送モーターは27ボルトで駆動する。

【0026】プリンターは内部のタイマー手段(不図示)により所定の時間(5分)の間、記録動作を行わない場合に待機状態に移行する。なお、所定の時間(5分)を経過しなくても、例えばホストコンピューターと接続されたUSBケーブルが引き抜かれた場合や、ホストコンピューターの電源がオフされた場合に、ブリンタ 50

ーは待機状態に移行する。どちらの場合にも、USBイ ンターフェースのVbusの電圧が5ボルトから0ボル トに変化した場合である。との時、マイクロコンピュー ター12やASIC6を含むロジック回路は、以下に述 べるように消費電力を低減する制御をおこなっている。 【0027】CPU13は通常モードからSTOPモー ドへ移行する。この時、マイクロコンピューターとAS ICに対して2.5Vの電圧が印加されているが、CP Uは動作を停止しており消費電力を低くできる。CPU はクロック制御部の出力制御レジスタの設定をおこな い、この設定によりクロック制御部はUSB制御部7に のみクロック供給を続け、他の回路ブロックへのクロッ ク信号の供給は停止する。このクロック制御部の働きに より、マイクロコンピューター及びASICの消費電流 をなるべく小さくしている。USB制御部7はクロック 信号の供給をうけて動作しているのでホストコンピュー ターからの信号を受け付け可能な状態である。

【0028】なお、例えばホストコンピューターと接続されたUSBケーブルが引き抜かれた場合やホストコン20 ピューターの電源がオフされた場合に、USB制御部がVbusの電圧の変化を検知し、USB制御部がCPUの所定のポートに信号を出力する。この信号を入力すると、CPUはSTOPモードへ移行する。このCPUへ出力される信号は例えば割り込み信号である。

【0029】ROM15へは3.3Vの電圧が印加されているがCPU13が停止することでROMとのアクセスを行わないので消費電流は1mA程度と低くなる。

(CPUがROMにアクセスする場合、消費電流は数10mA)。なお、このCPU13のSTOPモードは所 20 定のソフトウエアの命令で移行する。

【0030】以上の説明より、ブリンターが待機状態にある時のロジック回路の消費電流は2.5 V系は約40mA(ほぼUSB制御部とクロック制御部が消費している)、3.3 V系は約1mAである。なお、ブリンターの動作可能状態(例えば、ホストから信号を受け付ければ、直ちに印字(記録)可能な状態でありCPU、ASIC、ROM、RAMはアクセス状態)では、ロジック回路の消費電流は3.3 V系は30mA、2.5 V系では60mAであるから、省電力化が実現できる。

【0031】また、CPUはクロック制御部の出力制御レジスタにクロック信号の出力を禁止する値を設定することで、USB制御部へのクロック信号の出力を禁止させることもできる。この設定を行えば、2.5 V系は1mAの消費電流となり、ロジック回路の消費電力をさらに低減させることができる。なお、USB制御部は、クロック信号の供給を受けなくても、USBインターフェースのVbusの電圧のレベルを検知することができるので、後述するように、Vbusの電圧が0ボルトから5ボルトに変化を検知できる。

) 【0032】次に、ブリンターが待機状態から起動(再

スタート)する場合の説明をする。USB制御部7がパソコンからUSBインターフェースを介して起動信号(Resume信号)を受けたとき、USB制御部7はCPU13の所定の入力ポートへ信号を出力する。この信号を入力するとCPU13はSTOPモードから通常モードへ移行するとともに、ROM15へアクセスを開

信号を入力するとCPU13はSTOPモードから通常 モードへ移行するとともに、ROM15へアクセスを開 始する。このアクセスするアドレスはあらかじめ決めら れており、ROM15に保存されているプログラムを実 行する。

【0033】なお、CPU13はこの入力ポートを複数 10 有しており、1つはブリンターの操作パネルの電源キー32と接続されている。ユーザーが電源キーを押下すれば、STOPモードから通常モードへ移行し上述した処理をおこなう。

【0034】また、USBインターフェースのVbusの電圧が0ボルトから5ボルトに変化した場合に、プリンターは待機状態から動作可能状態に移行する。例えば、電源が入った状態のパソコンとプリンターとをUSBケーブルで接続した場合、パソコンとプリンターを接続した状態で、パソコンの電源を入れる場合などがある。

【0035】このVbusの電圧が0ボルトから5ボルトに変化した場合に、USB制御部が検知して、CPUの所定のボートへ信号を出力する。この信号を入力して、CPUはSTOPモードから通常モードへ移行する。

【0036】その後、CPU13はクロック制御部11へ信号を出力する。との時、CPUはクロック信号の出力のオン/オフを制御する出力制御レジスタの値をすべての回路ブロックについてオンする設定をおこなう。クロック制御部11はレジスタの値に基づいてCPU周辺部14やユーザーロジック回路9、メモリ制御部10へクロック信号の供給を開始する。そして、メモリ制御部からの指示でDRAMが動作状態になり、DRAMのリフレッシュを開始する。これによりプリンターの全てのロジック回路は動作状態となり、プリンターは再起動して動作可能状態へ移行できる。そして、ホストコンピューターから印刷の指示があれば記録動作を開始する。

【0037】なお、上記以外にCPUはROMからデータを読み出してDRAMへの初期値設定など初期化処理 40をおこなう。

【0038】以上の構成により、マイクロコンピューター12のCPU周辺部14と、ASIC6のユーザーロジック回路9、メモリ制御部10は動作を停止し、USB制御部7のみ動作するので、その結果プリンターの待機時の消費電流を低くでき、マイクロコンピューター12とASIC6を含めたロジック回路全体の総消費電力を低くすることができる。

【0039】ホストコンピューターから入力信号がなけ 回路ブロックへのクロック信号の出力を停止することれば、プリンターは低消費電力の状態で待機状態になり 50 プリンターのロジック回路の消費電力が低減できる。

低消費電力を維持できる。入力信号があれば、プリンタ ーはいつでも再起動させることができる。

【0040】以上実施例について述べてきたが、マイクロコンピューター12とASIC6は、図3に示すようにワンチップのASIC106としても構わない。また、マイクロコンピューターやASICの駆動電圧は3.3Vや2.5Vという電圧値に限定するものではなく1.8Vなどの他の電圧値でも構わない。

【0041】CPUのSTOPモードへの移行は所定の ソフトウエアの命令で移行するほかに、CPUの所定の 端子に信号を入力して移行させても構わない。

【0042】また、CPU13は通常モードからSTOPモードへ移行の条件として5分間の間、記録動作が行われない場合について述べたが、5分に限定するものではない。また、ユーザーがホストコンピューターのプリンタードライバーの移行ボタンを操作してSTOPモードへ移行させる方法がある。また、プリンタードライバーの設定で経過時間を5分/10分/15分/30分/60分の中からいずれか選択して、ホストコンピューターよりプリンターへ指示を出し、CPUは指示された時間が経過すれば、STOPモードへ移行する。

【0043】また、ホストコンピューターとのインターフェースはUSBインターフェースに限定するものではない。たとえばIEEE1284の仕様でも所定の入力データを検知できるようなインターフェース制御部を設けることで実現できる。

【0044】また、リセット信号がマイクロコンピューターに入力した場合、出力制御レジスタの初期化する値は限定されるものではなく、少なくともCPUへの出力30を許可する値であれば構わない。

【0045】また、実施例では作業領域としてのメモリ 空間をDRAM16としたが、SDRAMでも構わない。

【0046】また、プリンターの形態として、キャリッジが往復動作して記録をおこなうシリアルタイプを例にあげたが、これに限定するものではなくプリンターが記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドを用いたプリンターでも構わない。

0 【0047】また、記録ヘッドはヒーターを加熱して、 インクを吐出する方式であったが、ピエゾ素子を用いた 記録ヘッドでも構わない。また、記録ヘッドのノズル数 も限定はしない。

[0048]

【発明の効果】以上説明したように本発明によれば、プリンターの待機状態においてCPUはSTOPモードへ移行し、クロック制御部はインターフェース制御部のみクロック供給を継続し、インターフェース制御部以外の回路ブロックへのクロック信号の出力を停止することでプリンターのロジック回路の消費電力が低減できる。

8

【0049】また、ホストコンピューターからの指示で、プリンターは再起動を行うことができる。

【図面の簡単な説明】

【図1】プリンターの斜視図である。

【図2】ブリンターの機能ブロックを示した図である。

【図3】プリンターの機能ブロックを示した図である。

【符号の説明】


- 1 ホストコンピューター
- 2 プリンター
- 3 USBインターフェース
- 6 ASIC


*7 USB制御部

- 9 ユーザーロジック部
- 10 メモリ制御部
- 11 クロック制御部
- 13 CPU
- 14 CPU周辺部
- 15 ROM
- 16 DRAM
- 20 レギュレーター
- 10 30 発振器
- * 31 SSCG


【図1】

【図2】





【図3】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第2部門第4区分

【発行日】平成17年8月25日(2005.8.25)

【公開番号】特開2003-54091(P2003-54091A)

【公開日】平成15年2月26日(2003.2.26)

【出願番号】特願2002-147668(P2002-147668)

【国際特許分類第7版】

B 4 1 J 29/38

(FI)

B 4 1 J 29/38 Z B 4 1 J 29/38 D

【手続補正書】

【提出日】平成17年2月21日(2005.2.21)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

低消費電力で待機するSTOPモードを含む複数の動作モードを有するCPUと、 外部からの入力に応じて、前記CPUに対して信号を出力するインターフェース制御部 と、

第1のクロック信号を出力するクロック生成部と、

前記CPUに対して所定の変調がなされた第2のクロック信号を出力する第2クロック 生成部と、

前記CPUの動作モードに係らず前記インターフェース制御部に対して第1のクロック信号を出力するクロック制御部とを備え、

前記クロック制御部は、前記CPUがSTOPモードから他の動作モードへ移行するとき、所定時間ウエイトした後、前記CPUに対して前記第2のクロック信号の出力を開始することを特徴とする記録装置。

【請求項2】

前記クロック制御部は、クロック信号の出力を制御する出力制御レジスタを有し、前記 CPUが前記STOPモードから他のモードへ移行する場合、前記出力制御レジスタの初期化を行い少なくともCPUへの前記クロック信号の出力を許可する値を設定することを特徴とする請求項1に記載の記録装置。

【請求項3】

前記インターフェース制御部が前記ホストコンピューターとの通信を所定の期間行わない場合、前記CPUは前記STOPモードへ移行することを特徴とする請求項1に記載の記録装置。

【請求項4】

前記記録装置は、前記ホストコンピューターから前記インターフェース制御部に電力供

給を行うインターフェースを接続可能とし、前記インターフェース制御部への電力供給が 所定の期間なされない場合、前記CPUは前記STOPモードへ移行することを特徴とす る請求項1に記載の記録装置。

【請求項5】

前記インターフェース制御部はUSBインターフェースを制御することを特徴とする請求項1から4に記載の記録装置。

【請求項6】

ホストコンピューターと通信を行うインターフェースを制御するインターフェース制御部を含む複数の回路ブロックと、動作モードとして通常モードと前記通常モードより消費電力が低い低消費電力モードとを有するCPUとを備える記録装置であって、

クロック信号を出力する発振器と、

前記クロック信号を入力して所定の変調がなされたクロック信号を出力するクロックジェネレーターと、

前記クロック信号と前記所定の変調がなされたクロック信号とを入力し、前記CPUの動作モードに係らず前記インターフェース制御部に対して前記クロック信号を出力し、前記CPUに対して前記所定の変調がなされたクロック信号の出力を行うクロック制御部とを有し、

前記クロック制御部は、前記CPUが前記通常モードから前記低消費電力モードへ移行する場合、前記CPUに対して前記所定の変調がなされたクロック信号の出力を停止し、前記ホストコンピューターから前記インターフェース制御部へ信号が入力した場合、前記CPUが前記低消費電力モードから前記通常モードへ移行してから、前記所定の変調がなされたクロック信号の出力を所定時間ウエイトしてから行うことを特徴とする記録装置。

【請求項7】

前記CPUが前記低消費電力モードから前記通常モードへ移行する際、前記クロック制御部は前記CPUからの指示に基づいて前記複数の回路ブロックに対して前記クロック信号もしくは前記所定の変調がなされたクロック信号の供給をおこなうことを特徴とする請求項6に記載の記録装置。

【請求項8】

前記クロック制御部は、クロック信号の出力を制御する出力制御レジスタを有し、前記CPUにリセット信号が入力され前記低消費電力モードが解除された場合、前記出力制御レジスタの初期化を行い少なくとも前記CPUに対する前記所定の変調がなされたクロック信号の出力を許可する値を設定することを特徴とする請求項6に記載の記録装置。

【請求項9】

前記インターフェース制御部が前記ホストコンピューターとの通信を所定期間おこなわない場合、前記CPUは前記通常モードから前記低消費電力モードへ移行することを特徴とする請求項6に記載の記録装置。

【請求項10】

前記記録装置は、前記ホストコンピューターから前記インターフェース制御部に電力供給を行うインターフェースを接続可能とし、前記インターフェース制御部に前記電力供給が行われない場合、前記CPUは前記通常モードから前記低消費電力モードへ移行することを特徴とする請求項6に記載の記録装置。

【請求項11】

前記インターフェース制御部はUSBインターフェースを制御することを特徴とする請求項6に記載の記録装置。

【請求項12】

ホストコンピューターと通信を行うインターフェースを制御するインターフェース制御部を含む複数の回路プロックと、動作モードとして通常モードと前記通常モードより消費電力が低い低消費電力モードを有するCPUと、クロック信号を出力する発振器と、前記クロック信号を入力して所定の変調がなされたクロック信号を出力するクロックジェネレーターとを有する記録装置の制御方法であって、

クロック制御部により、前記インターフェース制御部に対して前記CPUの動作モードにかかわらず前記クロック信号の出力と、前記CPUに対する前記所定の変調がなされたクロック信号の出力を行う出力工程と、

前記CPUが前記通常モードから前記低消費電力モードへ移行する場合、前記CPUにする前記所定の変調がなされたクロック信号の出力を停止する停止工程と、

前記ホストコンピューターから前記インターフェース制御部へ信号が入力した場合、前記CPUが前記低消費電力モードから前記通常モードへ移行してから、前記所定の変調がなされたクロック信号の出力する前に、所定時間ウエイトするウエイト工程と、

を有することを特徴とする記録装置の制御方法。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 1

【補正方法】変更

【補正の内容】

[0001]

【発明の属する技術分野】

本発明は、インターフェースを有する記録装置について、複数の動作モードを有するCPUを含むロジック回路へクロック信号を供給するクロック制御回路を利用した記録装置の低消費電力の制御方法に関するものであり、特にインターフェースとしてUSBインターフェースを用いた記録装置の制御方法に適用可能なものである。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 9

【補正方法】変更

【補正の内容】

[0009]

【課題を解決するための手段】

上記課題を解決するために、本発明の記録装置は、低消費電力で待機するSTOPモー ドを含む複数の動作モードを有するCPUと、外部からの入力に応じて、前記CPUに対 して信号を出力するインターフェース制御部と、第1のクロック信号を出力するクロック 生成部と、前記CPUに対して所定の変調がなされた第2のクロック信号を出力する第2 クロック生成部と、前記CPUの動作モードに係らず前記インターフェース制御部に対し て第1のクロック信号を出力するクロック制御部とを備え、前記クロック制御部は、前記 CPUがSTOPモードから他の動作モードへ移行するとき、所定時間ウエイトした後、 前記CPUに対して前記第2のクロック信号の出力を開始することを特徴とする。本発明 の別の記録装置は、ホストコンピューターと通信を行うインターフェースを制御するイン ターフェース制御部を含む複数の回路ブロックと、動作モードとして通常モードと前記通 常モードより消費電力が低い低消費電力モードとを有するCPUとを備える記録装置であ って、クロック信号を出力する発振器と、前記クロック信号を入力して所定の変調がなさ れたクロック信号を出力するクロックジェネレーターと、前記クロック信号と前記所定の 変調がなされたクロック信号とを入力し、前記CPUの動作モードに係らず前記インター フェース制御部に対して前記クロック信号を出力し、前記CPUに対して前記所定の変調 がなされたクロック信号の出力を行うクロック制御部とを有し、

前記クロック制御部は、前記CPUが前記通常モードから前記低消費電力モードへ移行する場合、前記CPUに対して前記所定の変調がなされたクロック信号の出力を停止し、前記ホストコンピューターから前記インターフェース制御部へ信号が入力した場合、前記CPUが前記低消費電力モードから前記通常モードへ移行してから、前記所定の変調がなされたクロック信号の出力を所定時間ウエイトしてから行うことを特徴とする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 0

【補正方法】変更

【補正の内容】

[0 0 1 0]

本発明の記録装置の制御方法は、ホストコンピューターと通信を行うインターフェースを制御するインターフェース制御部を含む複数の回路ブロックと、動作モードとして通常モードと前記通常モードより消費電力が低い低消費電力モードを有するCPUと、クロック信号を出力する発振器と、前記クロック信号を入力して所定の変調がなされたクロック信号を出力するクロックジェネレーターとを有する記録装置の制御方法であって、クロック制御部により、前記インターフェース制御部に対して前記CPUの動作モードにかからず前記クロック信号の出力と、前記CPUに対する前記所定の変調がなされたクロック信号の出力工程と、前記CPUが前記通常モードから前記低消費電力モードへ移行する場合、前記CPUにする前記所定の変調がなされたクロック信号の出力を停止工程と、前記ホストコンピューターから前記インターフェース制御部へ信号が入力した場合、前記CPUが前記低消費電力モードへ移行してから、前記所定の変調がなされたクロック信号の出力する前に、所定時間ウエイトするウエイト工程と、を有することを特徴とする。